首頁 > 期刊 > 自然科學(xué)與工程技術(shù) > 信息科技 > 電子信息科學(xué)綜合 > 計算機(jī)工程與科學(xué) > 3D-MMA:基于3D集成電路的矩陣乘加速結(jié)構(gòu) 【正文】
摘要:脈動陣列結(jié)構(gòu)規(guī)整、吞吐量大,適合矩陣乘算法,廣泛用于設(shè)計高性能卷積、矩陣乘加速結(jié)構(gòu)。在深亞微米工藝下,通過增大陣列規(guī)模來提升芯片計算性能,會導(dǎo)致頻率下降、功耗劇增等問題。因此,結(jié)合3D集成電路技術(shù),提出了一種將平面脈動陣列結(jié)構(gòu)映射到3D集成電路上的雙精度浮點矩陣乘加速結(jié)構(gòu)3D-MMA。首先,設(shè)計了針對該結(jié)構(gòu)的分塊映射調(diào)度算法,提升矩陣乘計算效率;其次,提出了基于3D-MMA的加速系統(tǒng),構(gòu)建了3D-MMA的性能模型,并對其設(shè)計空間進(jìn)行探索;最后,評估了該結(jié)構(gòu)實現(xiàn)代價,并同已有先進(jìn)加速器進(jìn)行對比分析。實驗結(jié)果表明,訪存帶寬為160 GB/s時,采用4層16×16脈動陣列的堆疊結(jié)構(gòu)時,3D-MMA計算峰值性能達(dá)3 TFLOPS,效率達(dá)99%,且實現(xiàn)代價小于二維實現(xiàn)。在相同工藝下,同線性陣列加速器及K40 GPU相比,3D-MMA的性能是后者的1.36及1.92倍,而面積遠(yuǎn)小于后者。探索了3D集成電路在高性能矩陣乘加速器設(shè)計中的優(yōu)勢,對未來進(jìn)一步提升高性能計算平臺性能具有一定的參考價值。
注:因版權(quán)方要求,不能公開全文,如需全文,請咨詢雜志社
主管單位:國防科技大學(xué);主辦單位:國防科技大學(xué)計算機(jī)學(xué)院
一對一咨詢服務(wù)、簡單快捷、省時省力
了解更多 >直郵到家、實時跟蹤、更安全更省心
了解更多 >去除中間環(huán)節(jié)享受低價,物流進(jìn)度實時通知
了解更多 >正版雜志,匹配度高、性價比高、成功率高
了解更多 >